本发明涉及一种基于FPGA的QPSK神经网络解调器，包括：时钟和复位模块，用于发送时钟信号和复位信号；AD采样模块，用于对待解调信号采样获取采样数据；输入缓冲模块，用于接收和缓存采样数据，并对采样数据进行时钟域转换；相位突变检测模块，用于检测时钟域转换后的采样数据中的相对相位变化，并输出相位突变信息；星座旋转和数据翻转模块，用于接收并处理相位突变信息，形成基带数据；同步输出模块，用于同步判决基带数据，生成并输出解调数据。本发明提出的解调器，参数复杂度低，结构稳定性高，能够通过有针对性的训练提高解调器对特殊环境的适应力，运用时间延迟网进行一维卷积运算，降低了计算复杂度，提高了硬件资源使用效率。
