本发明涉及一种基于延迟锁相环的时间数字转换器，包括：延迟锁相环，用于接收参考时钟信号，将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收参考时钟信号，对参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收等间隔同频时钟簇信号、start信号和stop信号，以等间隔同频时钟簇信号为基准对start信号和stop信号进行量化，输出分数时间数据。本发明实施例的时间数字转换器提高了测量的准确性和稳定性，提高了TDC的抗干扰能力，简化了译码电路的复杂程度，减小了TDC的功耗面积。
